

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Sardsüsteemid (Embedded Systems)

III Loeng

Gert Jervan
Arvutitehnika instituut
www.pld.ttu.ee/~gerje

Osa materjale: Petru Eles, Peter Marwedel

Graphics: © Alexander Nohle, Gert Jervan, Marwedel, 2003

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Ülevaade

- ✓ Eelmise loengu kokkuvõte
- ✓ Sardüsteemid ja usaldusväärsus
- ✓ Arhitektuurid
- ✓ Võimsus- ja energiatarve
- ✓ Protsessorid
- ✓ Platvormid

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

2

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Eelmise loengu kokkuvõte

Tallinna Tehnikaülikool
Arvutitehnika instituut

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keeled ja abstraktsioonitasemed

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

4

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keelte võrdlus

Communication/ local computations	Shared memory	Message passing	
		Synchronous	Asynchronous
Communicating finite state machines	StateCharts		SDL
Data flow model	Not useful		Kahn process networks
Von Neumann model	C, C++, Java	C, C++, Java with libraries CSP, ADA	
Discrete event (DE) model	VHDL, Verilog, SystemC	Only experimental systems, e.g. distributed DE in Ptolemy	

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

5

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keelde võrdlus

Language	Behavioral Hierarchy	Structural Hierarchy	Programming Language Elements	Exceptions Supported	Dynamic Process Creation
StateCharts	+	-	-	+	-
VHDL	+	+	+	-	-
SpecCharts	+	-	+	+	-
SDL	+	+	+	-	+
Petri nets	-	-	-	-	+
Java	+	-	+	+	+
SpecC	+	+	+	+	+
SystemC	+	+	+	-(2.0)	-(2.0)
ADA	+	-	+	+	+

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

6

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keelte kasutamine praktikas

Erinevad lähenemised:

7

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Milline modelleerimissuund valida?

- ✓ Kõik sõltub loodavast süsteemist
 - Kas domineerib andmevoog (nagu näiteks DSPdes) või on tegemist kontrollile orienteeritud süsteemidga (reaktiivsed süsteemid)?
 - Sünkroonne või asünkroonne? Tsentraliseeritud või hajutatud?
 - Kui suur?
 - Milline on suhe aega?
 - ...
- ✓ Mida sa tahad mudeliga teha?
 - Simuleerimine
 - Formaalne verifitseerimine
 - Automaatne süntees
 - ...
- ✓ Millised tööriistad on kättesaadavad ja mis sulle (või su bossile) sobivad

8

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Milline modelleerimissuund valida? (2)

- ✓ Ära kasuta seda, mis võimaldab teha "kõike"!
- ✓ Eelmisest loengust:
 - Suur väljendusvõime: imperatiivne mudel (näiteks C või Java piiranguteta kasutamine):
 - Võime kirjeldada "kõike"
 - Puudub võimalus formaalseks analüüsiks (või see on väga keerukas)
 - Piiratud väljendusvõime, mis põhineb hästi valitud arvutusmudelil:
 - Spetsifitseerida saab ainult valitud süsteeme
 - Formaalne analüüs on võimalik
 - Efektive (võib-olla isegi automaatse) sünteesi võimalus

9

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Milline modelleerimissuund valida? (3)

- ✓ Suured sardsüsteemid on heterogeensed → mudelite segu

10

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keelte kasutamine

- ✓ Keele valik on suuresti seotud kasutatava modelleerimismeetodiga
Seda seetõttu, et paljud keeled on väga tugevalt seotud mingi kindla arvutusmudeliga
 - Kommuniqueeruvad asünkroonsed olekuautomaadid: SDL, Lotos
 - Sünkroonsed süsteemid: Esterel, StateCharts
 - Andmevoog ja pidevad arvutused: Matlab, Lustre, Silage

11

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Keelte kasutamine (2)

- ✓ Osad keeled aga ei põhine ühelgi kindlal arvutusmudelil
 - Tavalised programmeerimiskeeled
 - Imperatiivsed: C, C++, Java, Ada
 - Funktsionaalsed: Lisp, Scheme, Haskell
 - Loogika: Prolog
 - Riistvara kirjelduskeeled
 - VHDL, Verilog, SystemC: imperatiivsed, diskreetsed sündmused
- ✓ Kui spetsifikatsioonide kirjeldamiseks kasutatakse teatud piiranguid ning suuniseid, siis nendes keeltes saab kirjeldada enamuste arvutusmudelite põhiseid spetsifikatsioone

12

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Sardsüsteemid ja usaldusvärsus

Tallinna Tehnikaülikool
Arvutitehnika instituut

© Gert Jervan Arvutid II – Sardsüsteemid – Loeng 3




Nõudmised usaldusvärsusele

- ✓ On süsteeme, kus lubatakse vaid 1 rike 10^9 töötunni kohta, see tähendab 1 rike 114 000 aasta kohta
 - ~ 1000 korda väiksem tüüpilisest kiipide rikete arvust.
 - Ohutuskriitilistes süsteemides peavad süsteemid olema töökindlamad, kui selle komponendid individuaalselt.
 - Tuleb kasutada veakindlust suurendavaid mehhanisme.
- ✓ Madal lubatud rikete arv → süsteemid ei saa olla 100% testitavad.
 - Ohutus on kombinatsioon testimisest ja analüüsist. Liskas peab arvestama nii disaini käigus tehtud vigadega kui ka inimeste poolt põhjustatud riketega.

14

© Gert Jervan Arvutid II – Sardsüsteemid – Loeng 3




Kopetz'i 12 disainipõhimõtet (1-3)

1. Safety considerations may have to be used as the important part of the specification, driving the entire design process. 
2. Precise specifications of design hypotheses must be made right at the beginning. These include expected failures and their probability. 
3. Fault containment regions (FCRs) must be considered. Faults in one FCR should not affect other FCRs.  Passenger compartment stable
Safety-critical & non-safety critical electronics

15

© Gert Jervan Arvutid II – Sardsüsteemid – Loeng 3




Kopetz'i 12 disainipõhimõtet (4-6)

4. A consistent notion of time and state must be established. Otherwise, it will be impossible to differentiate between original and follow-up errors. 
5. Well-defined interfaces have to hide the internals of components. 
6. It must be ensured that components fail independently.  2 independent brake hose systems

16

© Gert Jervan Arvutid II – Sardsüsteemid – Loeng 3


Kopetz'i 12 disainipõhimõtet (7-9)

7. Components should consider themselves to be correct unless two or more other components pretend the contrary to be true (principle of self-confidence). 
8. Fault tolerance mechanisms must be designed such that they do not create any additional difficulty in explaining the behavior of the system. Fault tolerance mechanisms should be decoupled from the regular function. 
9. The system must be designed for diagnosis. For example, it has to be possible to identify existing (but masked) errors. 

17

© Gert Jervan Arvutid II – Sardsüsteemid – Loeng 3

Kopetz'i 12 disainipõhimõtet (10)

10. The man-machine interface must be intuitive and forgiving. Safety should be maintained despite mistakes made by humans  airbag

18

Kopetz'i 12 disainipõhimõtet (11-12)

- Every anomaly should be recorded. These anomalies may be unobservable at the regular interface level. Recording to involve internal effects, otherwise they may be masked by fault-tolerance mechanisms.
- Provide a never-give up strategy. ES may have to provide uninterrupted service. Going offline is unacceptable.



IAF0030
Arvutitehnika erikursus I



Veakindlad arvutisüsteemid
Fault Tolerant Computer Systems

Arhitektuurid ja platvormid

Tallinna Tehnikaülikool
Arvutitehnika instituut

Sardsüsteemide riistvara


- ✓ Sardüsteemide riistvara kasutatakse tihti tsüklis:



Disainivoog


- ✓ Arhitektuuri valimine ja sidumine
 - Funktsionaalsus tuleb siduda süsteemi komponentidega
 - Sisaldab nii ülesandeid kui ka kommunikatsiooni

Arhitektuuri valik



Arhitektuuri valik (2)

- ✓ Põhilised kompromissid:



© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Arhitektuuri valik (3)

- ✓ **GP** (General Purpose processor) – Tavaline laiatarbe protsessor, i.e. x86 perekond, Pentium jms.
- ✓ **ASIP** (Application Specific Instruction set Processors) – rakendus-spetsiifilise käsustikuga protsessor. Näiteks: i960
- ✓ **FPGA** (Field Programmable Gate Array) – programmeeritav loogika
- ✓ **ASIC** (Application Specific Integrated Circuit) – rakendusspetsiifiline integraalskeem

25

1918
TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Energia- ja võimsustarve

Tallinna Tehnikaülikool
Arvutitehnika instituut

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Miks on energiatarve nii oluline?

- ✓ Kaasaskantavad süsteemid – aku eluiga!
- ✓ Süsteemid väga limiteeritud energiaeelarvega: Mars Pathfinder, UAV
- ✓ Desktopid ja serverid: väga suur võimustarve
 - Tõstab temperatuuri ning vähendab jõudlust ning usaldusväärsust
 - Tõstab vajadust kallite jahutusmehhanismide järele
- ✓ Üks kõrge jõudlusega kiipide loomise põhitakistusi on kuumuse eemaldamine
- ✓ Suur võimsustarve toob kaasa ka majanduslikud ja keskkonna-alased probleemid

27

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Võimsustarve CMOS tehnoloogia seadmetes

- ✓ CMOS (Complementary Metal-Oxide Semiconductor)

Dünaamiline

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW} + Q_{SC} \cdot V_{DD} \cdot f \cdot N_{SW} + I_{leak} \cdot V_{DD}$$

Ümberlülitused
Switching Power

Staatiline

Lühised
Short circuit power

Lekked
Leakage power

C = node capacitances

N_{SW} = switching activities
(number of gate transitions per clock cycle)

f = frequency of operation

V_{DD} = supply voltage

Q_{SC} = charge carried by short circuit current per transition

I_{leak} = leakage current

Power, Energy, Voltage, Power consumption
Võimsus, energia, ping, võimsustarve

28

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Võimsustarve CMOS tehnoloogia seadmetes (2)

CMOS transistor (N-type)

Threshold voltage:

- The minimal voltage required at the gate to turn on the transistor

$V_{DD, max} = 3,3 V \rightarrow V_{th} \approx 0,8 V$

V_{bs} = body bias voltage
 V_{th} = threshold voltage

29

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Võimsustarve CMOS tehnoloogia seadmetes (3)

CMOS transistor (N-type)

CMOS inverter

V_{bs} = body bias voltage
 V_{th} = threshold voltage
 V_{dd} = supply voltage
 C_L = output load capacitance


Dynamic power

- Charging and discharging the output load capacitance
- Momentary short circuits at a gate's output

30


Võimsustarve CMOS tehnoloogia seadmetes (4)

CMOS transistor (N-type)



V_{bs} = body bias voltage
 V_{th} = threshold voltage
 V_{dd} = supply voltage
 C_L = output load capacitance

CMOS inverter



It flows even when the voltage at the gate is below V_{th}

Static power

- Subthreshold leakage conduction
- Junction leakage (drain and source to body)

Võimsustarve CMOS tehnoloogia seadmetes (5)


- ✓ Pikka aega on lekkevoolu võimsust peetud tühiseks võrreldes dünaamilise võimsusega
- ✓ Tänapäeval on need kaks saanud võrreldavateks
- ✓ Tehnoloogia arenemisel alla 65 nm hakkab lekkevoolu võimsus ületama dünaamilist

Võimsustarve CMOS tehnoloogia seadmetes (5)

- ✓ Lekkevool eksisteerib isegi siis kui seadmed ei ole kasutuses (standby). Ainukene võimalus vabaneda sellest on toiteallika eemaldamine
- ✓ Lühiste energia on ca 10% kogu energiast
- ✓ Lülituste energia on tänapäevastes kiipides endiselt suurim probleemide allikas
- ✓ Edaspidiselt räägime vaid lülituste energiast, kui ei ole mainitud midagi eraldi

Võimsus ja energia

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW}$$



- ✓ Paljudel juhtudel tähendab kiirem täitmine ka vähem energiat kuid see võib olla ka vastupidi, kui kiirema täitmise saavutamiseks tuleb võisust tõsta

Võimsustarve v. energiatarve

- ✓ Võimsustarve vähendamine on oluline:
 - Toiteallika disainil
 - Pingeregulaatorite disainil
 - Ühenduste dimensioneerimisel
 - Lühiajalisel jahutamisel
- ✓ Energiatarve vähendamine on oluline:
 - Piiratud energiaressursiga süsteemides (i.e. mobiilsed süsteemid)
 - limiteeritud aku
 - kallid energia
 - Jahutus
 - kõrge hind
 - limiteeritud pind
 - Usaldusväarsus
 - Pikk eluiga, madalad temperatuurid

Võimsus/energiatarve vähendamine

- ✓ Põhilised võimalused:
 - Toitepinge vähendamine
 - Ümberlülituste arvu vähendamine
 - Mahtuvuse vähendamine
 - Tsükliite arvu vähendamine

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW}$$

$$E = \int P dt$$

Võimsus/energiatarbe vähendamine (2)

- ✓ Skeemi tasemel
 - Transistoride ümberjärjestamine (mõjutab mahtuvust)
 - Transistoride suurused
- ✓ Loogikatasemel
 - "Don't care" (X) optimeerimine et vähendada ümberlülituste arvu
 - "Valede" ümberlülituste vähendamine läbi viidete ühtlustamise
 - Tehnoloogia sidumine
 - Olekute sobiv kodeerimine, et vähendada ümberlülituste arvu olekumuutusel
 - Kodeerimine, et vähendada ümberlülituste arvu siinil või ALUs
 - Gated clocks

Võimsus/energiatarbe vähendamine (3)

- ✓ Käitumuslikul tasemel
 - Planeeri ja seo ülesanded sedasi, et tsüklite arv oleks väiksem (rohkem tegevust ühe takti jooksul) → väiksem töökiirus → madalam toitepinge
 - Hõiva ja jaga mooduleid sedasi, et võimsustarve oleks väiksem

Võimsus/energiatarbe vähendamine (4)

- ✓ Arhitektuursel tasemel
 - Spetsiaalne käsustik, andmeosa ja registrite struktuur, mis vastaksid valitud arhitektuurile, eesmärgiga võimsuse vähendamine
 - Kiibil asuvad ja töötavad ainult need ressursid, mida tõesti vaja on
 - Siini võimsustarve vähendamine
 - Väiksem ümberlülituste arv: tark kodeerimine, aadressisiini lülituste arvu vähendamine kasutades korrelatsioone
 - Siini pikkuse vähendamine ressursside õige paigutamise teel (vähendab mahtuvust)
 - Siini segmentideks jaotamine: pika suure koormusega siini jaotamine kohalikeks segmentideks

Võimsus/energiatarbe vähendamine (5)

- ✓ Mälustruktuuri optimeerimine
 - Mälu poole pöördumised on eriti energianäljased. Üks mälusiire võtab 33x rohkem energiat kui liitmisoperatsioon!
- ↓
- Mälu poole pöördumiste arvu vähendamine on väga edukas meetod võimsustarve vähendamiseks
- Cache'i kohandamine (arv, suurus, assotsiatiivsus, rea pikkus) vastavale rakendusele → aitab kokku hoida mälu poole pöördumiste arvu
 - Huvitav küsimus: suuremad cache'id tarbivad rohkem energiat, kuid aitavad vähendada mälu poole pöördumiste arvu. Milline on õige tasakaal?

Võimsus/energiatarbe vähendamine (6)

- ✓ Võimsustarve haldamine (power management):
 - Käsud, mis võimaldavad süsteemi mõningate osade ootele panemist või seiskamist
 - Käsud, mis võimaldavad dünaamiliselt muuta toitepinget


Võimsus/energiatarbe vähendamine (7)

- ✓ Süsteemi tasemel
 - Staatilised tehnikad, mida rakendatakse disaini käigus
 - Kompileerimine madala energiatarve jaoks: käskude valimine, andmete mälusse jaotamine, registrite jaotamine
 - Algoritmi disain: leida algoritm, mis on kõige energiaefektiivsem
 - Ülesannete sidumine ja planeerimine
 - Dünaamilised tehnikad, mida rakendatakse töö käigus
 - Neid tehnikaid rakendatakse töö käigus, et ära kasutada nii ooterežiime, kui ka madala koormuse perioode

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

ASIC - Application Specific Circuits

- ✓ Spetsiaalskeemid on vajalikud, kui eesmärgiks on:
 - Suurim kiirus
 - Energia efektiivsus
- ja
- neid saab müüa miljonide
- ✓ Probleemiks
 - Väljatöötamiseks kuluv aeg
 - Paindlikkuse puudus
 - Kõrge hind (maskide hinnad on miljonites dollarites)




TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

43

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Riistvara väljakutsed

- ✓ Paindlikkuse puudumine (muutuvad standardid)
- ✓ Maskide ülikõrge maksuvus



TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

44

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

[Courtesy: N. Dutt; Source: V. Tiwari]

Protsessor v. süsteem

Mobile PC (notebook) Thermal Design (TDP) System Power

Note: Based on Actual Measurements

CPU domineerib termovõimsuse osas

Mobile PC (notebook) Average System Power

Mitmed platvormi elemendid on olulised keskmise võimustarbe puhul

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

45

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Energiatarve kaasaskantavates seadmetes

Source: Siemens

[O. Vargas (Infineon Technologies); Minimum power consumption in mobile-phone memory subsystems; Pennwell Portable Design - September 2005;] Thanks to Thorsten Koch (Nokia/ Univ. Dortmund) for providing this source.

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

46

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline võimuse haldamine (DPM)

DPM: Dynamic Power Management

application

power aware OS

hardware

✓ Otsused:

- Erinevate olekute vahel ümberlülitamine
 - Idle
 - Sleep
 - Run
- Erinevate töösageduste ja toitepingete vahel ümberlülitamine

Eesmärgid:

- Energia optimeerimine
- Teenuse kvaliteedi tagamine

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY


47

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline võimuse haldamine (DPM)

Näide: STRONGARM SA1100

- ✓ RUN: tavaline töötamine (400mW)
- ✓ IDLE: tarkvara peatab CPU töö, kuid jälgib katkestusi (50mW)
- ✓ SLEEP: kiibi tegevus peatatakse, äratus läbi "wake-up" sündmuse (160µW)



TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

48

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline võimuse haldamine (DPM)

✓ Riistvara toega: Intel Xscale

Võimalikud vahepealsed olekud: DEEP IDLE, STANDBY, DEEP SLEEP

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

49

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline võimuse haldamine (DPM)

✓ DPMi kasutatakse palju laptopides, PDA'des ja teistes kaasaskantavates seadmetes, et sulgeda või panna ootele mittevajalikke komponente. Eesmärgiks on energia kokkuhoid

✓ DPMi jaoks on OSide tugi (näiteks Windows 2000 ja uuemad)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

50

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DPMi põhimõte

✓ Kui seadme poole pöördutakse, siis seade on hõivatud, vastasel juhul ootel (idle)

✓ Kui seade on ootel, siis võib selle kas sulgeda või üle viia madala energiaga ooteasendisse (sleeping)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

51

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline pingeline muutmine (DVS)

DVS: Dynamic Voltage Scaling

CMOSi energiatarve (lekete ignoreerimisel):

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW}$$

CMOSi viide:

$$\tau = kC \frac{V_{dd}}{(V_{dd} - V_t)^2} \text{ with } V_t : \text{threshold voltage } (V_t < \text{than } V_{dd})$$

• V_{dd} vähendamisel väheneb P kahekordselt, samas algoritmide täitmiseks kuluv aeg kasvab vaid lineaarselt
 $E = P \times t$ väheneb lineaarselt (ignoreerides mälusüsteemi ja V_t)

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

52

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DVS põhimõte

✓ Olgu meil ülesanne τ :

- Kogu arvutusaeg on 10^9 tsükli
- Deadline: 25 sek
- Protsessori nominaalne toitepinge: 5V
- Energia: 40 nJ/tsükkel nominaalsel pingel
- Protsessori kiirus: 50 MHz (50×10^6 tsükli sekundis) nominaalsel pingel

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

53

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DVS põhimõte (2)

✓ Teeme aeglasemaks!

- $V_{DD} = 2,5 \text{ V}$
 - Energia: $40 \times 2,5^2 / 5^2 = 10 \text{ nJ/tsükkel}$
 - Kiirus: $50 \times 2,5 / 5 = 25 \text{ MHz}$

TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

54

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DVS põhimõte (3)

- ✓ VDD = 4 V
 - Energia: $40 \times 4^2 / 5^2 = 25$ nJ/tsükkel
 - Kiirus: $50 \times 4 / 5 = 40$ MHz

$E_{total} = 25$ J
 $t_{exe} = 25$ sec

55

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Dünaamiline pinge muutmine (DVS)

- ✓ Transmeta Crusoe protsessor:
 - 32 erinevat pingetaset, vahemikus 1,1 – 1,6 V
 - Taktsignaal vahemikus 200 MHz – 700 MHz (33 MHz sammuga)
 - Siire ühelt pinge/sageduse paarilt teisele võtab ca 20 ms
- ✓ Inteli SpeedStep tehnoloogia (Mobile Pentium III):
 - 2 pinge/sageduse paari

56

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DVS näide

[Courtesy, Yasuura, 2000]

57

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

DVS: Intel Xscale

POWER-PERFORMANCE COMPARISON

OS peab tegelema energia-eelarve ajalise jaotusega

www.intel.com

58

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Lekked!

$$P = \underbrace{\frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW}}_{\text{Ümberlülitused Switching Power}} + \underbrace{Q_{SC} \cdot V_{DD} \cdot f \cdot N_{SW}}_{\text{Lühised Short circuit power}} + \underbrace{I_{leak} \cdot V_{DD}}_{\text{Lekked Leakage power}}$$

Dünaamiline Staatiline

Dünaamiline väheneb V_{DD} vähenemisel, ajast sõltumata

Lekked vähenevad V_{DD} vähenemisel, kuid kasvavad koos ajaga

- ✓ Me oleme siiani rääkinud mitte globaalsest energia vähendamisest vaid ainult selle ühe osa vähendamisest
- ✓ Kuid selle tulemusena võib energiatarve koguni hoopis suurenedada!

59

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Lekked! (2)

$$P = \underbrace{\frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW}}_{\text{Ümberlülitused Switching Power}} + \underbrace{Q_{SC} \cdot V_{DD} \cdot f \cdot N_{SW}}_{\text{Lühised Short circuit power}} + \underbrace{I_{leak} \cdot V_{DD}}_{\text{Lekked Leakage power}}$$

Dünaamiline Staatiline

70nm technology, Crusoe processor

Jejurikar et al., DAC'04

60

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Lekked! (2)

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW} + Q_{SC} \cdot V_{DD} \cdot f \cdot N_{SW} + I_{leak} \cdot V_{DD}$$

Dünaamiline
Staatiline

Ümberlülitused
Lühised
Lekked

Switching Power
Short circuit power
Leakage power

70nm technology, Crusoe processor

Energy per Cycle

Dynamic energy

Leakage energy

Jejurikar et. al., DAC'04

61

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Lekked! (2)

$$P = \frac{1}{2} \cdot C \cdot V_{DD}^2 \cdot f \cdot N_{SW} + Q_{SC} \cdot V_{DD} \cdot f \cdot N_{SW} + I_{leak} \cdot V_{DD}$$

Dünaamiline
Staatiline

Ümberlülitused
Lühised
Lekked

Switching Power
Short circuit power
Leakage power

Kriitiline punkt!
Kui sa lähed sellest V_{DD} -st üle, siis energia kasvab!

Energy per Cycle

Dynamic + Leakage

Dynamic energy

Leakage energy

Jejurikar et. al., DAC'04

62

1918 TALLINNA TEHNIKAÜLIKOOL TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut ai.ttu.ee

Protsessorid

Tallinna Tehnikaülikool
Arvutitehnika instituut

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Protsessorid

- ✓ Laiatarbe protsessorid ja ASIPIid võivad olla nii RISCid, CISCid, DSPd, mikrokontrollerid jms.
 - DSPd ja mikrokontrollerid võivad olla spetsiaalselt loodud DSPks ja kontrolliks
 - Kuid rakendus-spetsiifiline DSP või mikrokontroller on palju spetsiifilisemad
- ✓ Laiatarbe protsessorid:
 - Ei käsustik, mikroarhitektuur ega mälusüsteem ei ole kohandatud ühegi rakenduse või valdkonna jaoks
- ✓ ASIPIid
 - Käsustik, mikroarhitektuur ja/või mälusüsteem on kohandatud spetsiaalse rakenduse või valdkonna jaoks
 - Selle tulemusel on saavutatav suurem jõudlus ning väiksem võimsustarve

64

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Mille poolest on ASIPI "spetsiifiline"

- ✓ Mille poolest annab protsessorit teha "spetsiifiliseks"
 - Käsustiku (Instruction Set) spetsialiseerimine
 - Eemaldada käsud, mida ei ole vaja
 - vähendab käsusõna pikkust (vähem bittide kodeerimiseks)
 - hoiab kontrolleri ja andmeosa lihtsana
 - Kasutusele võtta antud rakendusele vajalikud spetsiifilised käsud. Isegi eksootilised: aritmeetiliste operatsioonide kombinatsioonid (multiply-accumulate), väikesed algoritmid (kodeerimine/dekodeerimine, filtrid), vektoroperatsioonid, stringide töötlemine, pikslite töötlus jne.
 - Vähendab koodi suurust → vähendab mälu hulka, mälu lugemise laius, võimsustarvet, täitmise aega

65

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Mille poolest on ASIPI "spetsiifiline" (2)

- ✓ Funktsionaalsete blokkide ja andmeosade spetsialiseerimine:
 - Kui spetsiifiline käsustik on defineeritud, siis selle implementeerimiseks on võimalik kasutada spetsiaalset andmeosa ja rohkem või vähem spetsiifilisi funktsionaalseid blokke
 - Sõna pikkuse kohandamine
 - Registrite arvu kohandamine
 - Funktsionaalsete blokkide kohandamine:
 - Võib kasutusele võtta väga spetsiifilisi funktsionaalseid blokke stringide töötlemiseks, pikslite töötlemiseks, aritmeetikaks ja isegi keerulisi blokke mingite käsujadade täitmiseks (kaasprotsessorid)

66

Mille poolest on ASIP "spetsiifiline" (3)

✓ Spetsiifiline mälu

- Mälublokkide arv ja suurus
- Mälu ligipääs
 - Mõlemad mõjutavad mälu poole pöördumise paralleelsust
 - Mitu väikest blokki (ühe suure asemel) suurendavad paralleelsust ja kiirust ning vähendavad võimsustarvet
 - Keerulised mälustruktuurid võivad suurendada maksumust ja nõudmisi andmesinile
- Vahemälu (cache) konfiguratsioon
 - eraldi andmed/instruktsioonid
 - assotsiatiivsus
 - suurus
 - ridade suurus

Sõltub väga palju antud rakenduse iseloomust ning ennekõike lokaalsusest.

Väga suur mõju jõudlusele ja võimsustarvele

Mille poolest on ASIP "spetsiifiline" (4)


✓ Ühenduste spetsialiseerimine

- Funktsionaalsete moodulite ja registrite ühendused
- Mälu ja cache'i ühendused
 - Kui mitu sisemist siini?
 - Milline protokoll?
 - Täiendavad ühendused annavad täiendavaid võimalusi paralleelismiks

✓ Kontrolli spetsialiseerimine

- Tsentraliseeritud või hajutatud kontroll (globaalselt asünkroonne)?
- Konveierid?
- "Out of order" täitmine?
- Aparatuurne või mikroprogrammeeritud?


ASIPite disainivoog



✓ Et saada spetsiaalset arhitektuuri on vaja:

- Ümber häälestatavat kompilaatorit (retargetable)
- Konfigureeritavat simulaatorit

Retargetable compiler



Retargetable compiler (2)


✓ Automaatselt ümber häälestatavat kompilaatorit on võimalik kasutada erinevate arhitektuuride jaoks

Koodi optimeerimine ja koodi genereerimine teostatakse kompilaatori poolt ja põhineb arhitektuuri kirjeldusel. Arhitektuuri kirjeldus on antud n.ö. arhitektuuri kirjelduse keeles

✓ Hea kompilaator ei ole vajalik mitte ainult protsessori spetsialiseerimise käigus

Sobiva ASIPi puhul on vaja head kompilaatorit ka selle efektiivsuseks kasutamiseks

Konfigureeritav simulaator



✓ Sellist simulaatorit on võimalik häälestada sobiva arhitektuuri jaoks (põhinedes arhitektuuri kirjeldusele)


✓ Kõige olulisem väljund on jõudust kajastavad numbrid:

- Läbilaskevõime
- Viide
- Energia/võimsustarve

Spetsialiseeritud platvormid


- ✓ Mitte ainult protsessoreid vaid ka riistvara platvorme on võimalik spetsialiseerida teatud rakenduste klassi jaoks
- ✓ Platvorm defineerib kommunikatsiooni infrastruktuuri (siinid ja protokollid), protsessorite tuumade tüübid, perifeeria, kiirendid ja põhilise mälustruktuuri

Spetsialiseeritud platvormid (2)



Spetsialiseeritud platvormid (3)


- ✓ Lahenduste ruumi uurimine platvormi defineerimisel



Platvormi kohandamine

- ✓ Vastava rakenduse jaoks ei looda uut kiipi (mis koosneks sõltumatutest blokkidest) vaid selle jaoks kohandatakse valitud platvormi (instantiation).
- ✓ Mida tähendab platvormi kohandamine:
 - Mälu ja cache'i suuruste valik
 - Tuumade ja perifeeria valik
 - Täiendavate ASICute ja kiirendite lisamine
 - Väliprogrammeeritava loogika lisamine

Platvormi kohandamine



Süsteemi platvormid

- ✓ Eelnevalt sai räägitud riistvara platvormidest
- ✓ Kuid riistvara antakse tavaliselt üle koos tarkvara kihiga: riistvara platvorm + tarkvara kiht = süsteemi platvorm
 - Tarkvara kiht:
 - Real-time OS
 - Draiverid
 - Võrguprotokoll stack
 - Kompilaatorid
 - Tarkvara kiht on vahekiht riistvara ja rakendustarkvara vahel (riistvara abstraktsioon)

IP-põhine disain

- ✓ Peamine põhimõte tootlikuse tõstmiseks: taaskasutamine (reuse)


Et luua uut süsteemi ei ole mõtet alustada nullist vaid tuleks kasutada nii palju kui võimalik (kas siis eelnevatest disainidest pärit või turul saada olevaid) IP blokke (tuumasid)

IP: Intellectual property; Core: tuum

- ✓ Seda kutsutakse: IP-based design, core-based design, reuse techniques jne.
Core-based design: süsteemi ehitamine olemasolevate komponentide kokku panemise teel

Kiipsüsteemid - Systems-on-Chip

- ✓ Milliseid blokke kasutatakse
 - Liidesed, kodeerijad/dekodeerijad, filtrid, mälu, mikrokontrollerid, DSPd, RISCid, GPd
- ✓ Üks võimalik definitsioon:
 - Tuum on blokk, mis on suurem, kui tüüpiline RTL komponent
- ✓ Ka tarkvara taaskasutamine



Source: VSI Alliance

Tuumad

- ✓ Eelnevalt loodud ja verifitseeritud blokid

- Pehmed tuumad (Soft cores)
 - Sünteesitav HDL (RTL või kõrgem)
- Firm cores
 - Teegi komponentide netlist (optimeerituna valitud tehnoloogiasse)
- Kõvad tuumad (Hard cores)
 - Layouti kujul, optimeerituna. Ainult funktsionaalne spec on saadaval.

Tuumad (2)

- **Hard cores:** are fully designed, placed, and routed by the supplier.

A completely validated layout with definite timing

↓
rapid integration

↓
low flexibility

- **Firm cores:** technology-mapped gate-level netlists.

↓
less predictability

↓
flexibility during place and route

Tuumad (3)


- **Soft cores:** synthesizable RTL or behavioral descriptions.

↓
much work with integration and verification.

↓
maximal flexibility


Flexibility can provide opportunities like e.g. adding application specific instructions to a processor core by modifying the behavioral description.

IP-põhine disain



© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

SoC: Arhitektuud



The diagram shows a central UDL (User Design Layer) connected to various components: 1148.1, Legacy core, DSP core, Self-test control, Interface Control, Embedded DRAM, and Complex core. The UDL is represented by a cloud-like shape.


- ✓ 10% UDL
- ✓ 75% mälu
- ✓ 50% "oma" tuumasid
- ✓ 60-70% pehmeid tuumasid

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

85

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

SoC v. SoB



The diagram compares two processes. The SoC Process (left) includes Core Design, UDL Design, SoC Integration, SoC Manufacturing, and SoC Test. The System-on-Board Process (right) includes IC Design, ASIC Design, IC Manufacturing, ASIC Manufacturing, IC Test, ASIC Test, Board Design, Board Manufacturing, and Board Test.

SoC Process


System-on-Board Process

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

86

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Kiipsüsteem (SoC) multimeedia jaoks



The diagram shows a central VLIW processor (ASIP) surrounded by blocks for Glue logic, On-chip memory, A/D and D/A, DSP (GP), and µController (ASIP).

- ✓ Tüüpiline rakendus-spetsiifiline platvorm. Loodud ühte tüüpi rakenduste valdkonnale
- ✓ Peale GP protsessorite tuumade sisaldab ka ASIPi tuumasid, mis on spetsialiseeritud antud rakenduste valdkonna jaoks
- ✓ Rakendus-spetsiifiline mikrokontroller teostab süsteemi üldist kontrolli ning mälu ligipääsu kontrolli
- ✓ Standartne (GP) DSP teostab arvutuslikult vähem nõudlikke modemi ja heli kodek operatsioone
- ✓ VLIW ASIP teostab arvutuslikult nõudlikke operatsioone: diskreetne ja tagurpidi diskreetne koosinus teisendus, liikumise arvutamist jms.

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

87

© Gert Jervan Arvutid II – Sardüsteemid – Loeng 3

Kokkuvõte

- ✓ Eelmise loengu kokkuvõte
- ✓ Sardüsteemid ja usaldusväärsus
- ✓ Arhitektuurid
- ✓ Võimsus- ja energiatarve
- ✓ Protsessorid
- ✓ Platvormid

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

88

1918 TALLINNA TEHNIKAÜLIKOOL
TALLINN UNIVERSITY OF TECHNOLOGY

Arvutitehnika instituut
ati.ttu.ee

Küsimusi?

Gert Jervan
www.pld.ttu.ee/~gerje

Tallinna Tehnikaülikool
Arvutitehnika instituut